Опорная идея
Прерывание передаёт управление обработчику ISR, когда возникает аппаратное событие: фронт на входе, переполнение таймера, завершение ADC, приём байта UART. В Cortex-M приоритеты, маскирование, pending-флаги и таблица векторов обслуживает NVIC. В AVR логика похожа, но регистры и глобальный бит разрешения другие.
ISR должна быть короткой: зафиксировать событие, прочитать или сбросить флаг, положить данные в буфер и выйти. Длинные вычисления, печать, задержки и блокировки внутри ISR создают jitter, потерю событий и трудноуловимые зависания.
Инженер оценивает latency: время от физического события до первой полезной инструкции в обработчике, а затем до реакции исполнительного узла.