me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 275 из 279 · 0% пройдено
Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители

Аппаратные ускорители ИИ: NPU и TPU

Шаг 275 из 2798 минТеория
Цель

Понять основной механизм темы «Аппаратные ускорители ИИ: NPU и TPU» без заучивания отдельных терминов.

Как работать

Прочитайте блок один раз целиком, затем вернитесь к схеме или примеру и перескажите идею своими словами.

Критерий

Сформулированное правило, пример применения и одно ограничение метода.

COMPARATIVE CHART · LINEAR SCALE0612182430сред.1CPU6GPU30NPU/TPUmaxкатегориязначениеЧтениеmax: NPU/TPUmin: CPU×30Среднее 12 · максимум 30 · минимум 1
Условная энергоэффективность на матричных операциях ИИ: специализация выигрывает у универсальности
Опорная идея

Нейросети — это в основе своей огромное число умножений и сложений над матрицами. Универсальное процессорное ядро делает их неэффективно. Поэтому появились специализированные ускорители: NPU (нейропроцессор) в смартфонах и TPU (тензорный процессор) в дата-центрах.

Их секрет — массив из тысяч простых умножителей-сумматоров, работающих параллельно (систолический массив), и поддержка вычислений пониженной точности (8-битные целые вместо 32-битных чисел с плавающей точкой). Для ИИ такая точность достаточна, а энергии и площади тратится в разы меньше. В результате NPU выполняет распознавание лиц, шумоподавление и работу языковых моделей на устройстве с КПД, недостижимым для обычного CPU. Это пример общей тенденции: рост производительности всё чаще достигается не универсальностью, а специализацией.

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.